반도체 (20) 썸네일형 리스트형 Cu Void를 막는 방법 - Bottom Up Fill / Super Fill / Reflow 안녕하세요 저번 포스팅에 이어 오늘은 Damascene과 관련된 내용을 말씀드리려고 합니다. 저번에 말씀 드렸듯이 VIa와 Metal을 한번에 채우는 걸 Dual Damascene이라고 부르고 Via를 채우고, Metal을 전기도금으로 각각 채우는 것을 Single Damascene이라고 부른다고 했었죠 그리고 Single의 경우 비용이 많이 드는 단점, Dual의 경우에는 High A/R구조를 채울 수 없는 단점이 있다고도 말씀드렸습니다. 오늘은 이 내용에 이어서 Dual Damascene을 사용함에도 Void를 막는 방법에 대해서 말씀드리도록 하겠습니다. 1. Bottom Up Fill High A/R 구조에서 Void를 막기 위해서는 아래부터 쭉쭉 차 올라야 합니다. 어떻게 보면 Aspect Rat.. BEOL 공정 - Dual Damascene / Single Damascene 안녕하세요 오늘은 BEOL 공정에 대해서 한번 알아보려고 합니다. 일단 BEOL 공정이란 Back End Of Line의 줄임말입니다! 역할은, 각 소자들이 서로 연결 될 수 있게 라우팅(Routing) 해주는 것이 큰 목표라고 생각하시면 됩니다! 따라서 각 Layer는 Metal로 이루어져 있어야 하고 비저항이 낮은 Cu가 많이 쓰입니다. 다만, Cu의 경우 Dry Etch가 안되기 때문에 Damascene 공정을 해야 하는데, 이는 빈 공간을 먼저 만들고 이 공간에 Cu를 전기도금하여 채워 넣는 것을 말합니다. 그리고 이렇게 다마신 하는 공정에는 Dual Damascene과 Single Damascene이 있습니다. Dual Damascene과 Single Damascene의 차이는 한번에 Trenc.. 소자의 미세화에 High K 는 왜 필요한가? (HKMG) 안녕하세요 이번에 삼성전자 디램쪽에서도 HKMG를 쓴다고 하죠 그래서 오늘은 HKMG에 대해서 한번 이야기 해보려고 합니다. High K Metal Gate의 의미부터 한번 생각해보면 좋을 것 같습니다 우리는 왜 High K 를 써야할까요? High K 물질을 쓰면 우리는 Cap 을 높일 수가 있습니다 그러면 우리가 Cap을 높이면 좋을만한 곳은 어디가 있을까요? 보통은 거의 없습니다. 기생 Cap이든, RC Delay든, Cap이란건 보통 높으면 안좋습니다 딱 하나 좋은 곳이 있네요.. DRAM에 있는 CAP은 CAP이 클수록 좋습니다. 그러면 CAP을 유지하는 목적은 뭘까요? 왜 유지해야만 할까요? 저번 포스팅에서 말씀드린 것처럼 우리가 보통 7nm 공정, 5nm 공정 , 4nm 공정과 같이 소자가 .. Channel Length 를 줄이며 소자를 미세화 하는 이유(Short Channel Effect, Punch Through) 안녕하세요 오늘은 Channel Length를 줄여가며 소자를 미세화 하는 이유에 대해 한번 알아보려고 합니다. 우리가 뉴스에서 자주 접하는 말이 있습니다. 11nm 공정, 7nm 공정, 4nm 공정 여기서 말하는 11nm, 7nm , 4nm 공정이 뭘까요? 보통 여기서 말하는 단위는 Channel Length를 말합니다. (물론 현재는 마케팅 용어이긴 합니다) 그렇다면 우리는 왜 소자를 점점 미세화 하려고 할까요? 오늘은 이거에 대해서 한번 말해보려고 합니다. 첫번쨰로 소자를 미세화 하면 Channel Length가 줄어들게 됩니다. 이렇게 줄어든 Channel Length는 채널의 저항을 줄어들게 할 수 있죠 (실제로 전자가 가는 길이 줄어드니까요) 또한, 전자를 모아야 하는 영역이 줄어들기 때문에 .. FINFET의 기술 - Epitaxy 성장을 통한 Mobility 상승 안녕하세요 오늘은 핀펫의 핵심적인 기술 중 하나인 Epitaxy 성장에 대해서 한번 알아보려고 합니다. 일단 FINFET의 Source, Drain 만들어지는 것을 알기 전에 Planar 공정부터 알아야 겠죠? 일단 Planar 공정에서 이뤄지는 Source/drain 공정은 아래와 같습니다 기존에 Planar 공정에서는 Epitaxy 성장은 하지 않고, Si 기판에서 P+, N+ 도핑을 하고 실리사이드 공정을 하고, Contact을 연결합니다. 그러면 이제 FINFET의 Source/Drain 공정에 대해서 한번 알아보도록 하겠습니다. 첫번쨰로 FIN을 만들고, Poly Gate를 증착합니다. 그 뒤로 Spacer를 만들어서 Source/Drain과 PC가 Short 나는 것을 막아줍니다 그 다음은 S.. CIS(Image Sensor)의 미래는 어떻게 가야하나? 포비온(Foveon 센서) 안녕하세요 오늘은 CIS의 미래에 대해서 한번 이야기 해보려고 합니다. 우리가 보통 TV를 볼 때도 픽셀 수에 따라 4K 8K 라고 말하는 것 처럼 CIS에도 픽셀이 존재 합니다. CIS에서 이러한 픽셀은 각각의 Pixel이 Red, Greed, Blue의 빛을 받아들이는 픽셀입니다. 이러한 픽셀은 많이 들어가면 좋을까요? 물론 해상도 처럼 많은 픽셀로 표현할 수 있으면 당연히 좋습니다. 하지만 우리의 CIS는 이미 우리의 스마트폰에만 몇개가 들어가고.. 엄청나게 소형화 되어 있죠. 이렇게 소형화 된 이미지 센서 안에 Pixel 수 까지 엄청 나게 많이 들어간다면 하나의 픽셀의 크기는 정말 작아지게 될 겁니다. 하지만 이렇게 작아진 픽셀은 빛을 받아들이기 상당히 힘들죠.. (물리적으로 수광부가 작아집니다.. 삼성전자의 CIS 기술 - 아이소셀(ISOCELL) -> Deep Trench Isolation (DTI 공정) 안녕하세요 오늘은 삼성전자 아이소셀 기술에 대해서 한번 알아보도록 하겠습니다. 아이소셀(ISOCELL)은 Isolation과 CELL의 결합 단어인대요, 픽셀과 픽셀 사이를 격리 시키는 기술이라고 생각하시면 됩니다. 그렇다면 왜, CIS에서는 이렇게 픽셀과 픽셀을 격리시키는게 중요할까요? 픽셀에서는 SNR(Signal to Ratio) 개념이 중요합니다. 신호 대비 노이즈를 말하는 말인대요 A Pixel에는 A Pixel에서 들어온 빛만 있으면 좋은데, B Pixel에서 온 빛이 A Pixel까지 들어오면 안된다라는 개념으로 생각하시면 됩니다 그렇다면 아이소셀에서는 이렇게 중요한 SNR을 어떤 기술로 늘릴 수 있을까요? 첫번 째는, Color filter 공정에서 픽셀과 픽셀 사이에 격벽을 둡니다. 아이.. 삼성전자 차량용 이미지 센서 기술 - 코너 픽셀 / LED 플리커 안녕하세요 오늘은 삼성전자의 차량용 이미지 센서에 사용 되는 기술 코너 픽셀에 대해서 알아보려고 합니다. 삼성전자의 코너 픽셀은 기존의 구조에서 Color filter의 Corner쪽을 더욱 강화시킨 제품이라고 합니다. 기존 구조에서는 픽셀과 픽셀 사이에 Color Filter가 존재하지 않아 수광 할 수 있는 면적이 좁았습니다. 하지만 이번에 삼성전자가 새로 출시한 코너 픽셀 구조에서는 픽셀과 픽셀 사이에도 Color filter 공정을 하여 수광 할 수 있는 면적을 크게 한게 핵심입니다. 이러한 반도체는 주로 차량용 이미지 센서에 사용된다고 하는대요. 아마 차량용 반도체에서 가장 중요한게 안전사고일텐데, 안전사고를 막기 위해 사각지대의 작은 빛까지도 모두 받기 최적화 된 이미지 센서가 아닐까 싶네요 .. 이전 1 2 3 다음
