안녕하세요
오늘은 Channel Length를 줄여가며 소자를 미세화 하는 이유에 대해 한번 알아보려고 합니다.
우리가 뉴스에서 자주 접하는 말이 있습니다.
11nm 공정, 7nm 공정, 4nm 공정
여기서 말하는 11nm, 7nm , 4nm 공정이 뭘까요?
보통 여기서 말하는 단위는 Channel Length를 말합니다.
(물론 현재는 마케팅 용어이긴 합니다)
그렇다면 우리는 왜 소자를 점점 미세화 하려고 할까요?
오늘은 이거에 대해서 한번 말해보려고 합니다.
첫번쨰로 소자를 미세화 하면
Channel Length가 줄어들게 됩니다.
이렇게 줄어든 Channel Length는 채널의 저항을 줄어들게 할 수 있죠
(실제로 전자가 가는 길이 줄어드니까요)
또한, 전자를 모아야 하는 영역이 줄어들기 때문에 C도 감소하게 됩니다.
따라서 RC 모두 줄어 RC Delay를 제곱배로 줄일 수 있는 효과가 생기게 됩니다.
하지만 이렇게 줄인다고 무조건 좋기만 할까요??
안좋은 점도 생기게 됩니다.
보통 Short Channel Effect로 소자가 미세화 되면 될 수록 부작용이 생기는데
이러한 부작용에 취약하게 됩니다.
그 중에 하나가 Source와 Drain의 공핍 영역이 만나는 Punch Through 현상이죠.
소자의 크기는 줄어들었으나, Depletion 영역은 줄지 않았다??
펀치 쓰루에 취약한 방향이 되는 겁니다.
이러한 펀치 쓰루를 줄이려면 어떻게 해야 할 까요?
Depletion 영역을 줄여야 합니다.
따라서, 아래 식과 같이 Na 도핑을 많이 쳐서 Depletion region을 줄여야 합니다.
소자 영역이 1/s배 만큼 줄었으면, S제곱 배 만큼 도핑 농도를 올려야 하는거죠.
(물론 이렇게 도핑 농도를 올리는게.. 엄청 힘들고 돈이 많이 드는 일이긴 합니다)
그러면 이렇게 문제가 모두 끝날 일일까요?
물론 아닙니다.. ㅎㅎㅎ
도핑 농도를 올리면 또 발생하는 문제가 있는대요.
도핑 농도를 올리면 불가피하게... Threshold Voltage가 바뀌게 됩니다.
심지어 소자한테 안좋은 방향으로.. 올라가게 되죠
따라서.. 이렇게 올라가는 Threshold Voltage를 control하기 위해 우리는 결국 Cox를 건드릴 수 밖에 없습니다
Cox 는 어떻게 건드리면 좋을까요?
일단 Cox 식에 대해서 봐보죠
Threshold Voltage가 올라가는 것을 막기 위해.. Cox는 커져야 하는데...
A는.. 이미 우리가 소자를 미세화 했기 때문에 커지게 할 수가 없고...
결국 d를 바꾸게 됩니다.
즉 Gate와 Si 사이에 있는 Oxide의 두께를 얇게 가져가야 합니다.
그래서 옛날 공정까지는 이렇게 계속 소자가 미세화 되면서
도핑을 많이 치고, Oxide 두께를 줄여가면서 더 발전하는 소자의 특성을 만들 수 있었습니다.
다만... Oxide의 두께가 무한정으로 작아질 수 없습니다.
왜냐하면 얇아지면 얇아질수록 누설 전류가 많이 흐르기 때문이죠...
그래서 우리는 HKMG 라는 것을 도입하기 시작했습니다.
해당 내용은 다음 포스팅에서 말씀드리도록 하겠습니다!
'반도체 > 반도체' 카테고리의 다른 글
| 소자의 미세화에 High K 는 왜 필요한가? (HKMG) (3) | 2021.08.04 |
|---|---|
| FINFET의 기술 - Epitaxy 성장을 통한 Mobility 상승 (0) | 2021.07.31 |
| CIS(Image Sensor)의 미래는 어떻게 가야하나? 포비온(Foveon 센서) (0) | 2021.07.30 |
| 삼성전자의 CIS 기술 - 아이소셀(ISOCELL) -> Deep Trench Isolation (DTI 공정) (0) | 2021.07.29 |
| 삼성전자 차량용 이미지 센서 기술 - 코너 픽셀 / LED 플리커 (0) | 2021.07.28 |
