반도체 (20) 썸네일형 리스트형 FIN을 만드는 SADP 공정에 대해서 (Self Aligned double patterning) - SADP 장점 단점 안녕하세요! 오늘은 FINFET을 만드는 Photo 공정 기술 중 하나인 SADP에 대해 말씀드리려고 합니다. 일단, 첫번째로 SADP 공정에 대해서 말씀드리도록 하겠습니다. SADP는 Self Aligned Double Patterning의 준말로 알아서 align 되어 패턴을 형성하는데, 이 때 들어가는 photo mask의 수가 2개라고 생각하시면 됩니다. 이를 응용해서 SAQP (Self Aligned Quadraple Patterning)도 있을 수 있겠죠? 공정은 아래와 같이 진행 됩니다. 1. Si 기판 위에 절연체와 Mandrel Material 물질을 쌓아 올립니다. 2. 그 위에 PR을 올리고 3. Photo 공정을 진행해하여 Mandrel Material에 pattern을 새겨줍니다... PR(Photo Resist)이 높아지면 발생할 수 있는 문제점 안녕하세요 오늘은 Photo Resist가 높아지면 발생할 수 있는 문제에 대해 말씀드리도록 하겠습니다. 공정상에서 PR이 높아진다는 건 어떤 의미일까요? 실제 공정 상에서 PR이 높아져야 하는 이유는 여러가지가 있습니다. Si 깊은 곳 까지 Implant Doping이 필요할 때도 있고, High Aspect Ratio Pattern을 형성해야 할 때도 있습니다. 이러한 상황에서 발생할 수 있는 문제는 어떤게 있을까요? 첫번쨰로 가장 간단하게 생각 할 수 있는 것은 PR이 넘어 질 수 있습니다. 언어적으로 넘어진다란 표현이 아니라 실제로 넘어질 수 있습니다 ㅎㅎ 특히 이러한 패턴의 무너짐은 Positive PR보다 Negative PR에서 더 발생하기 쉽습니다. 왜냐하면, Positive PR보다 Ne.. Photo 공정) 정렬 노광(Photo 공정)이 제대로 진행되지 않으면 어떻게 될 안녕하세요 이번 포스팅은 정렬 노광이 제대로 진행되지 않았을 때 일어나는 현상에 대해서 포스팅하도록 하겠습니다. 정렬 노광이 제대로 진행되지 않았다는 의미는 정말 많습니다. 1. PR에 우리가 원하는 Pattern을 형성하지 못했다. 2. 하부 Layer와 Overlay가 틀어졌다. 등등 많은 Issue들이 있지만 이번 포스팅에서는 1번 경우만 다뤄보도록 하겠습니다. (지금까지 PR을 다루었기 때문!) 첫번째로, 우리가 원하는 만큼 정렬 노광이 진행되지 못한 경우입니다. 아래와 같이 빛의 세기가 다른 만큼 PR에 반응하는 정도가 다르고 Develope 되는 정도도 다르게 됩니다. 이렇게 불균형한 상태로 Etch가 진행되게 되면 빛의 세기가 약하게 노광된 부분은 Etch Stop Layer전까지 Etch하.. Photo 공정) PR 두께는 얇은게 좋을까? 두꺼운게 좋을까? 안녕하세요 PR은 두꺼운게 좋을까 얇은게 좋을까?? 저번 포스팅에서 Negative PR과 Positive PR의 차이에 대해서 알아봤습니다. Negative PR의 경우 PR이 두꺼운 경우와 PR의 하부까지 화학반응이 일어나지 않은 경우에 유리하다고 말씀 드렸었는대요. 이번 포스팅에서는 PR의 두께에 따른 변수에 대해서 한번 생각해보도록 하겠습니다. 참고로 이번 포스팅에서는 Positive와 Negative에 따른 Profile은 고려하지 않도록 하겠습니다. 우선 PR에 대해서 생각할 것은 PR의 존재 이유입니다. PR의 가장 큰 목적은 우리가 원하는 패턴으로 노광을 해 패턴을 형성하는 것입니다. 이 목적을 달성하기 위해서 PR의 두께가 얇은게 좋을까요? 두꺼운게 좋을까요? 결론부터 말씀드리면 정답은 .. Photo 공정) Negative PR의 장점/단점은 무엇일까?? (Positive PR과의 차이) ㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡ 저번 포스팅에서 Positive PR과 Negative PR에서 Profile에 대해서 알아봤습니다 각각의 Profile이 공정에 어떻게 영향을 줄까요?? 우선 아래와 같은 상황을 가정해보겠습니다. PR이 두껍거나 노광하는 빛의 세기가 충분하지 않은 경우 àPR의 하부까지 빛이 화학반응을 일으키지 못해 아래 그림처럼 될겁니다. 이 상태에서 Develop를 진행하게 되면 아래와 같이 됩니다. (Positive는 반응 영역이 날아가고 Negative는 반응 영역이 남게 됩니다.) Positive의 경우엔 PR 하부까지 노광이 되지 않기 때문에 PR 하부가 그대로 남아 있지만, Negative의 경우엔 하부가 노광이 진행 되지 .. CMOS의 결함 (Latch up) 이번에는 CMOS를 latch up 위주로 알아보겠습니다. 우선 CMOS란 PMOS와 NMOS가 같이 들어가 있어서 서로가 동작 안할 때 서로를 채워주는 역할을 하게 됩니다. 이러한 CMOS의 가장 큰 특징은 전력이 거의 0일정도로 전력 효율이 좋다는 점입니다. CMOS는 위의 그림과 같습니다. n-mos와 p-mos 떄문에 구조적으로 많은 pnpnpn결합이 만들어지게 됩니다. 이러한 pnpn 결합은 저번 글에서 배웠듯이 latch up 현상을 일으킬 수도 있게 됩니다 * 아래는 논문에서 따온 글입니다. CMOS 입력 라인은 NMOS 게이트에 연결된다. 게이트, P-WELL, 그리고 이 들 사이에 위치한 게이트 산화막(gate oxide film)이 커패시터를 형성하고, 이 것은 고주파수를 쉽게 통과시킨.. 사이리스터란? (래치업 latch-up preview) 사이리스터는 꺼진 상태에서는 수천 볼트를 차단 할 수 있고, 켜짐 상태에서는 수천 암페어를 흐르게 할 수 있는 4개의 층으로 구성된 PNPN소자 입니다. 소자 내부에는 래치업(latch-up) 효과를 이끌어내는 내부의 재생 기구 원리를 적용합니다. 이러한 원리로 PNPN을 내포하는 다른 소자들도 래치업 효과를 겪게돼 예기치 못한 오류를 만들어내기도 합니다. 우선, 래치업에 대해 알기 전에 사이리스터에 대해서 알아보도록 하겠습니다. 가장 일반적인 사이리스터는 SCR(실리콘 제어 정류기)가 있습니다. 사이리스터는 양극, 음극, 게이트로 3단자로 구성되어 있습니다. 일반적인 상태에서 전류가 흐르지 않지만 게이트에 신호가 인가되면 전류가 양극에서 음극으로 흐르게 됩니다. 그리고 일단 전류가 인가되면 차단될때 까.. FRAM(Ferroeletric RAM) F램의 정의: Ferroeletric random access memory라 부르며, 비휘발성 메모리의 일종 D램의 gate oxide 또는 storage capacitor 재료를 강유전체로 대체 -> 높은 유전율, 분극을 이용하여 휘발성 메모리이나 비휘발성으로 이용 가능 F램의 특징: 비휘발성 기능, 저전력 소모(refresh가 불필요), 저전압 동작, 높은 직접도, Flash 메모리보다 1000배 빠른 동작속도 동작 원리: 기존의 SiO2 또는 SiON 등과 같은 유전막을 가지는 DRAM 커패시터는 전압이 끊기면 커패시터의 전하가 사라짐. 그러나 강유전체를 사용한 F램은 High-K 물질로써 두개의 안정한 잔류분극을 가짐 따라서 전압공급이 끊겨도 데이터를 잃어버리지 않고 보유할 수 있음. 잔류분극이란.. 이전 1 2 3 다음
