반도체/반도체 (12) 썸네일형 리스트형 소자의 미세화에 High K 는 왜 필요한가? (HKMG) 안녕하세요 이번에 삼성전자 디램쪽에서도 HKMG를 쓴다고 하죠 그래서 오늘은 HKMG에 대해서 한번 이야기 해보려고 합니다. High K Metal Gate의 의미부터 한번 생각해보면 좋을 것 같습니다 우리는 왜 High K 를 써야할까요? High K 물질을 쓰면 우리는 Cap 을 높일 수가 있습니다 그러면 우리가 Cap을 높이면 좋을만한 곳은 어디가 있을까요? 보통은 거의 없습니다. 기생 Cap이든, RC Delay든, Cap이란건 보통 높으면 안좋습니다 딱 하나 좋은 곳이 있네요.. DRAM에 있는 CAP은 CAP이 클수록 좋습니다. 그러면 CAP을 유지하는 목적은 뭘까요? 왜 유지해야만 할까요? 저번 포스팅에서 말씀드린 것처럼 우리가 보통 7nm 공정, 5nm 공정 , 4nm 공정과 같이 소자가 .. Channel Length 를 줄이며 소자를 미세화 하는 이유(Short Channel Effect, Punch Through) 안녕하세요 오늘은 Channel Length를 줄여가며 소자를 미세화 하는 이유에 대해 한번 알아보려고 합니다. 우리가 뉴스에서 자주 접하는 말이 있습니다. 11nm 공정, 7nm 공정, 4nm 공정 여기서 말하는 11nm, 7nm , 4nm 공정이 뭘까요? 보통 여기서 말하는 단위는 Channel Length를 말합니다. (물론 현재는 마케팅 용어이긴 합니다) 그렇다면 우리는 왜 소자를 점점 미세화 하려고 할까요? 오늘은 이거에 대해서 한번 말해보려고 합니다. 첫번쨰로 소자를 미세화 하면 Channel Length가 줄어들게 됩니다. 이렇게 줄어든 Channel Length는 채널의 저항을 줄어들게 할 수 있죠 (실제로 전자가 가는 길이 줄어드니까요) 또한, 전자를 모아야 하는 영역이 줄어들기 때문에 .. FINFET의 기술 - Epitaxy 성장을 통한 Mobility 상승 안녕하세요 오늘은 핀펫의 핵심적인 기술 중 하나인 Epitaxy 성장에 대해서 한번 알아보려고 합니다. 일단 FINFET의 Source, Drain 만들어지는 것을 알기 전에 Planar 공정부터 알아야 겠죠? 일단 Planar 공정에서 이뤄지는 Source/drain 공정은 아래와 같습니다 기존에 Planar 공정에서는 Epitaxy 성장은 하지 않고, Si 기판에서 P+, N+ 도핑을 하고 실리사이드 공정을 하고, Contact을 연결합니다. 그러면 이제 FINFET의 Source/Drain 공정에 대해서 한번 알아보도록 하겠습니다. 첫번쨰로 FIN을 만들고, Poly Gate를 증착합니다. 그 뒤로 Spacer를 만들어서 Source/Drain과 PC가 Short 나는 것을 막아줍니다 그 다음은 S.. CIS(Image Sensor)의 미래는 어떻게 가야하나? 포비온(Foveon 센서) 안녕하세요 오늘은 CIS의 미래에 대해서 한번 이야기 해보려고 합니다. 우리가 보통 TV를 볼 때도 픽셀 수에 따라 4K 8K 라고 말하는 것 처럼 CIS에도 픽셀이 존재 합니다. CIS에서 이러한 픽셀은 각각의 Pixel이 Red, Greed, Blue의 빛을 받아들이는 픽셀입니다. 이러한 픽셀은 많이 들어가면 좋을까요? 물론 해상도 처럼 많은 픽셀로 표현할 수 있으면 당연히 좋습니다. 하지만 우리의 CIS는 이미 우리의 스마트폰에만 몇개가 들어가고.. 엄청나게 소형화 되어 있죠. 이렇게 소형화 된 이미지 센서 안에 Pixel 수 까지 엄청 나게 많이 들어간다면 하나의 픽셀의 크기는 정말 작아지게 될 겁니다. 하지만 이렇게 작아진 픽셀은 빛을 받아들이기 상당히 힘들죠.. (물리적으로 수광부가 작아집니다.. 삼성전자의 CIS 기술 - 아이소셀(ISOCELL) -> Deep Trench Isolation (DTI 공정) 안녕하세요 오늘은 삼성전자 아이소셀 기술에 대해서 한번 알아보도록 하겠습니다. 아이소셀(ISOCELL)은 Isolation과 CELL의 결합 단어인대요, 픽셀과 픽셀 사이를 격리 시키는 기술이라고 생각하시면 됩니다. 그렇다면 왜, CIS에서는 이렇게 픽셀과 픽셀을 격리시키는게 중요할까요? 픽셀에서는 SNR(Signal to Ratio) 개념이 중요합니다. 신호 대비 노이즈를 말하는 말인대요 A Pixel에는 A Pixel에서 들어온 빛만 있으면 좋은데, B Pixel에서 온 빛이 A Pixel까지 들어오면 안된다라는 개념으로 생각하시면 됩니다 그렇다면 아이소셀에서는 이렇게 중요한 SNR을 어떤 기술로 늘릴 수 있을까요? 첫번 째는, Color filter 공정에서 픽셀과 픽셀 사이에 격벽을 둡니다. 아이.. 삼성전자 차량용 이미지 센서 기술 - 코너 픽셀 / LED 플리커 안녕하세요 오늘은 삼성전자의 차량용 이미지 센서에 사용 되는 기술 코너 픽셀에 대해서 알아보려고 합니다. 삼성전자의 코너 픽셀은 기존의 구조에서 Color filter의 Corner쪽을 더욱 강화시킨 제품이라고 합니다. 기존 구조에서는 픽셀과 픽셀 사이에 Color Filter가 존재하지 않아 수광 할 수 있는 면적이 좁았습니다. 하지만 이번에 삼성전자가 새로 출시한 코너 픽셀 구조에서는 픽셀과 픽셀 사이에도 Color filter 공정을 하여 수광 할 수 있는 면적을 크게 한게 핵심입니다. 이러한 반도체는 주로 차량용 이미지 센서에 사용된다고 하는대요. 아마 차량용 반도체에서 가장 중요한게 안전사고일텐데, 안전사고를 막기 위해 사각지대의 작은 빛까지도 모두 받기 최적화 된 이미지 센서가 아닐까 싶네요 .. CMOS의 결함 (Latch up) 이번에는 CMOS를 latch up 위주로 알아보겠습니다. 우선 CMOS란 PMOS와 NMOS가 같이 들어가 있어서 서로가 동작 안할 때 서로를 채워주는 역할을 하게 됩니다. 이러한 CMOS의 가장 큰 특징은 전력이 거의 0일정도로 전력 효율이 좋다는 점입니다. CMOS는 위의 그림과 같습니다. n-mos와 p-mos 떄문에 구조적으로 많은 pnpnpn결합이 만들어지게 됩니다. 이러한 pnpn 결합은 저번 글에서 배웠듯이 latch up 현상을 일으킬 수도 있게 됩니다 * 아래는 논문에서 따온 글입니다. CMOS 입력 라인은 NMOS 게이트에 연결된다. 게이트, P-WELL, 그리고 이 들 사이에 위치한 게이트 산화막(gate oxide film)이 커패시터를 형성하고, 이 것은 고주파수를 쉽게 통과시킨.. 사이리스터란? (래치업 latch-up preview) 사이리스터는 꺼진 상태에서는 수천 볼트를 차단 할 수 있고, 켜짐 상태에서는 수천 암페어를 흐르게 할 수 있는 4개의 층으로 구성된 PNPN소자 입니다. 소자 내부에는 래치업(latch-up) 효과를 이끌어내는 내부의 재생 기구 원리를 적용합니다. 이러한 원리로 PNPN을 내포하는 다른 소자들도 래치업 효과를 겪게돼 예기치 못한 오류를 만들어내기도 합니다. 우선, 래치업에 대해 알기 전에 사이리스터에 대해서 알아보도록 하겠습니다. 가장 일반적인 사이리스터는 SCR(실리콘 제어 정류기)가 있습니다. 사이리스터는 양극, 음극, 게이트로 3단자로 구성되어 있습니다. 일반적인 상태에서 전류가 흐르지 않지만 게이트에 신호가 인가되면 전류가 양극에서 음극으로 흐르게 됩니다. 그리고 일단 전류가 인가되면 차단될때 까.. 이전 1 2 다음
